5 月 23 日消息，據(jù) ITF World 2023 會議上的報告，英特爾技術(shù)開發(fā)總經(jīng)理 Ann Kelleher 介紹了英特爾在關(guān)鍵領(lǐng)域的最新進展。其中之一便是介紹英特爾未來將采用的堆疊式 CFET 晶體管架構(gòu)。這是英特爾首次向公眾介紹這種新型晶體管設(shè)計，英特爾在會上概述了其晶體管技術(shù)的大概發(fā)展路徑，即按照“Planar FET 平面場效應(yīng)管”、“FinFET 鰭式場效應(yīng)管(當(dāng)前主流)”、“RibbonFET 全環(huán)繞柵極場效應(yīng)管”、“CFET 堆疊式場效應(yīng)管”順序演進發(fā)展，但沒有提及具體的量產(chǎn)日期或時間表。

英特爾的 GAA 設(shè)計堆疊式 CFET 晶體管架構(gòu)是在 imec 的幫助下開發(fā)的，設(shè)計旨在增加晶體管密度，通過將 n 和 p 兩種 MOS 器件相互堆疊在一起，并允許堆疊 8 個納米片(RibbonFET 使用的 4 個納米片的兩倍)來實現(xiàn)更高的密度。目前，英特爾正在研究兩種類型的 CFET，包括單片式和順序式，但尚未確定最終采用哪一種，或者是否還會有其他類型的設(shè)計出現(xiàn)，未來應(yīng)該會有更多細(xì)節(jié)信息公布。

此前在 2021 年的“英特爾加速創(chuàng)新：制程工藝和封裝技術(shù)線上發(fā)布會”上，英特爾已經(jīng)確認(rèn)了 RibbonFET 將成歷史，在其 20A 工藝上，將引入采用 Gate All Around(GAA)設(shè)計的 RibbonFET 晶體管架構(gòu)，以取代自 2011 年推出的 FinFET 晶體管架構(gòu)。新技術(shù)將加快了晶體管開關(guān)速度，同時實現(xiàn)與多鰭結(jié)構(gòu)相同的驅(qū)動電流，但占用的空間更小。

值得注意的是，英特爾的路線圖及其 CFET 架構(gòu)并不是獨立提出的，而是與 IMEC 機構(gòu)長期合作的結(jié)果。IT之家注：IMEC 全稱為“Interuniversity Microelectronics Centre”微電子研究中心，是與臺積電、ASML 齊名的芯片行業(yè)重要機構(gòu)，這家機構(gòu)聯(lián)合了例如英特爾、臺積電、三星與 ASML、應(yīng)用材料、Cadence 和 Synopsys 此類的半導(dǎo)體設(shè)計軟件(EDA)公司，致力于進行未來半導(dǎo)體技術(shù)的研究。